Transcription

Fakultät Informatik, Institut für Technische Informatik, Professur VLSI-Entwurfssysteme, Diagnostik und ArchitekturÜbersicht aktuellerheterogener FPGA-SOCsVortrag zum LehrstuhlseminarTilo [email protected], 12. Dezember 2013

Gliederung1. Einführung2. Anfänge rekonfigurierbarer Computersysteme3. Entwicklung bis heute4. Übersicht (ausgewählter) aktueller FPGA SoCI. Xilinx Zynq 7000 AP SoCII. Altera Cyclone V SoCIII. Microsemi SmartFusion25.GegenüberstellungTU Dresden, 12.12.2013Übersicht aktueller heterogener FPGA-SOCsFolie 2 von 21

01 Einführung FPGA-SoC Kombination eines in Hardware vorliegenden Prozessors (Hard-IP-Core)mit einer FPGA Struktur auf einem Chip (SoC) Ausnutzung der Flexibilität der programmierbaren Logik Vorteile: Reduzierter Platzbedarf auf der Platine Geringer Hardwareaufwand Energieeffizienz Möglichkeit jeden I/O-Standard zu unterstützen Verlängerte Lebensdauer durch die Möglichkeit von Hardwareupdates ( )TU Dresden, 12.12.2013Übersicht aktueller heterogener FPGA-SOCsFolie 3 von 21

02 Anfänge rekonfigurierbarer Computersysteme 1960 von Gerald Estrin vorgestelltesKonzept eines rekonfigurierbarenComputersystems Basierend auf einemGeneral-Purpose-Computer (F) undeiner rekonfigurierbaren Struktur (V)Quelle: [EG02]TU Dresden, 12.12.2013Übersicht aktueller heterogener FPGA-SOCsFolie 4 von 21

03 Entwicklung bis heute Anfangs: Zusammenschaltung von Prozessor und FPGA auf einerPlatine Komponenten als separate Baugruppen (teilweise auch mehrere FPGAs) Kommunikation mittels Schnittstelle Flaschenhals Heute: alles auf einem Chip (System-on-Chip, SoC) Steigende Integrationsdichte und zunehmende Strukturfeinheit in derHalbleitertechnik ermöglichen dies Kommunikation erfolgt nun über schnelle und breite interneBusstrukturenTU Dresden, 12.12.2013Übersicht aktueller heterogener FPGA-SOCsFolie 5 von 21

04 Übersicht aktueller FPGA SoCI. Xilinx Zynq 7000 All Programmable SoCsQuelle: [EET]TU Dresden, 12.12.2013Übersicht aktueller heterogener FPGA-SOCsFolie 6 von 21

Übersicht der Zynq-7000 Familie und AnwendungsfelderQuelle: [XiWs]TU Dresden, 12.12.2013Übersicht aktueller heterogener FPGA-SOCsFolie 7 von 21

Blockdiagramm des Zynq-7000 All Programmable SoC 28nm FertigungstechnikProzessor System Dual-core ARM Cortex A9 Based ApplicationProcessor Unit (APU) Interconnect ARM AMBA AXI I/O Peripherie Speicher InterfacesProgrammierbare Logik Dynamisch, partiellRekonfigurierbar Complex Logic Block 6er LUTs 16 Flip-Flops 2x4Bit Addierer 36Kb Block RAM 48 Bit Digital SignalProzessorTU Dresden, 12.12.2013Übersicht aktueller heterogener FPGA-SOCsQuelle: [XiWs]Folie 8 von 21

Übersicht programmierbare Logik der Zynq-7000 FamilieQuelle: [DS190]TU Dresden, 12.12.2013Übersicht aktueller heterogener FPGA-SOCsFolie 9 von 21

Entwicklerboards der Zynq-7000 FamilieQuelle: [XiWs]Xilinx ZC702 Evaluation Kit (895 )Quelle: [Zed]ZedBoard Zynq -7000 (319 bzw. 395 )TU Dresden, 12.12.2013Übersicht aktueller heterogener FPGA-SOCsFolie 10 von 21

II. Altera Cyclone V SoCQuelle: [AlWs]TU Dresden, 12.12.2013Übersicht aktueller heterogener FPGA-SOCsFolie 11 von 21

Blockdiagramm des Altera Cyclone V SoC 28nm FertigungstechnikProzessor System Dual-core ARM Cortex A9 Based ApplicationProcessor Unit (APU) HPS-FPGA Bridges I/O PeripherieProgrammierbare Logik Dynamisch, partiellRekonfigurierbar Hard-IPs (DSP, PCIe,Speicher Kontroller) Adaptive Logik Module 8er LUTs 4 Register 2 Voll-Addierer 4 Multiplexer 10Kb Block RAM mit ECCTU Dresden, 12.12.2013Übersicht aktueller heterogener FPGA-SOCsQuelle: [AlPo]Folie 12 von 21

Übersicht verfügbarer Ressourcen der Cyclone V SoCsRessourcenCyclone V SE SoCCyclone V SX SoCCyclone V ST .036140-557140-557397-557DSP Block36-11236-11287-11218x18 Multiplizierer72-22472-224174-224#Transceiver-3 Gbps, 6-95 Gbps, 9LVDS Sender31-7131-7272LVDS Empfänger35-7235-7272Logik ElementeAdaptive Logik Module/LUTsRegister#10KB Block RAMMLAB.Memory Logic Array BlockLVDS.Low Voltage Differantial SignalingTU Dresden, 12.12.2013Übersicht aktueller heterogener FPGA-SOCsFolie 13 von 21

Entwicklerboards der Cyclone V FamilieQuelle: [AlWs]Altera Cyclone V SX SoC Development Board (1595 )TU Dresden, 12.12.2013Übersicht aktueller heterogener FPGA-SOCsFolie 14 von 21

III. Microsemi SmartFusion2Quelle: [AcWs]TU Dresden, 12.12.2013Übersicht aktueller heterogener FPGA-SOCsFolie 15 von 21

Blockdiagramm des SmartFusion2 SoC FPGA 65 nm FertigungstechnikProzessor System 32 Bit ARM Cortex -M3Processor Fabric Interface Controller I/O PeripherieProgrammierbare Logik Logik Modul 4er LUTs separate Flip-Flops Dedizierter CarryChain Micro SRAM Large SRAM MathblocksTU Dresden, 12.12.2013Übersicht aktueller heterogener FPGA-SOCsQuelle: [MiWs]Folie 16 von 21

Übersicht der Ressourcen der SmartFusion2 SoCsQuelle: [MiPb]TU Dresden, 12.12.2013Übersicht aktueller heterogener FPGA-SOCsFolie 17 von 21

Entwicklerboards der Microsemi SmartFusion2 FamilieQuelle: [MiWs]SmartFusion2 Development Kit (1800 )Quelle: [MiWs]SmartFusion2 Starter Kit (299 )TU Dresden, 12.12.2013Übersicht aktueller heterogener FPGA-SOCsFolie 18 von 21

05 GegenüberstellungRessourcenZynq-7000 AP SoCsCyclone V SoCsSmartFusion2Dual ARM Cortex -A9MPCore bis zu 1GHzDual ARM Cortex A9 MPCorebis zu 925MHzARM Cortex M3Bis zu 166MHz2x32KB / 512KB2x32KB / 512KB8KB I-Cache / -256KB64KB64KB28K-444K25K-110K6K-146KALM, CLB, Logic Module/LUTs17.600-277.400(6er LUT)9.434-41.509(8er LUT)3.000-73.000(4er 63.000-73.00060-755 à 36Kb (240KB-3020KB)140-557 à 10Kb(175KB-696KB)10-236 à 18Kb(23KB-561KB)ProzessorkernL1 Cache/L2 CacheOn-Chip RAMLogik Elemente#Block RAM(Gesamt)TU Dresden, 12.12.2013Übersicht aktueller heterogener FPGA-SOCsFolie 19 von 21

Quellen [EG02] Estrin, G.: "Reconfigurable computer origins: the UCLA fixed-plusvariable (F V) structure computer", IEEE Ann. Hist. Comput., Vol. 24, S. 3-9,2002[EET] http://www.eetimes.com/[XiWs] http://www.xilinx.com/[DS190] Xilinx, “Zynq-7000 All Programmable SoC Overview”, DS190 (v1.6),2.12.2013[Zed] http://www.digilentinc.com[AlWs] http://www.altera.com/[AlPo] „Cyclone V Device Overview“ CV-51001, 2013[AcWs] http://www.actel.com/[MiWs] http://www.microsemi.com/[MiPb] SmartFusion2 System-on-Chip FPGAs Product Brief, Juni 2013TU Dresden, 12.12.2013Übersicht aktueller heterogener FPGA-SOCsFolie 20 von 21

Vielen Dank für IhreAufmerksamkeit.TU Dresden, 12.12.2013Übersicht aktueller heterogener FPGA-SOCsFolie 21 von 21

SmartFusion2 Starter Kit (299 ) SmartFusion2 Development Kit (1800 ) Quelle: [MiWs] Quelle: [MiWs] 05 Gegenüberstellung TU Dresden, 12.12.2013 Übersicht aktueller heterogener FPGA-SOCs Folie 19 von 21 Ressourcen Zynq-7000